描述

J-BERT N4903B 高性能串行 BERT 為嵌入式時鐘設(shè)備和正向時鐘設(shè)備提供最完整的抖動容限測

試。

當(dāng)研發(fā)和驗證團隊需要對包含 7 Gb/s 或 12.5 Gb/s 串行 I/O 端口的芯片和收發(fā)信機模塊進

行表征和強化測試時，它是理想的選擇。它可以表征接收機的抖動容限，并可檢查與當(dāng)前最

流行的串行總線標(biāo)準(zhǔn)的一致性，例如：

PCI Express­ 查看測量解決方案實例：PCIe 3.0 接收機測試

SATA/SAS

DisplayPort

超高速 USB

光纖通道

QPI

存儲器總線，例如全緩沖 DIMM2

背板，例如 CEI

10 GbE/ XAUI

XFP/XFI、SFP+

​需要可以在網(wǎng)頁上搜索《深圳市寶安區(qū)沙井方豐瑞儀器設(shè)備經(jīng)營部》可找到我們哦~